pxie-8398总线扩展模块工业生产价格合理

可允许创建多机架系统或与非PXI设备连接。

PXI总线扩展模块可通过PXI机箱的外围插槽扩展PXI总线，实现多机架系统配置或与外部设备（如RAID阵列或USRP（通用软件无线电外设））硬件的连接。 通过软件透明链路，模块可允许所有连接的组件作为一个系统运行。 您可以选择各种布线和带宽选项来满足您的应用吞吐量需求。

一个PXI系统由几项组件所组成，包含了一个机箱、一个PXI背板（backplane）、系统控制器（System controller module）以及数个外设模块（Peripheral modules）。在此以一个高度为3U的八槽PXI系统为例。系统控制器，也就是CPU模块，位于机箱的左边槽，其左方预留了三个扩充槽位给系统控制器使用，以便插入因功能复杂而体积较大的系统卡。由第二槽开始至第八槽称为外设槽，可以让用户依照本身的需求而插上不同的仪器模块。其中第二槽又可称为星形触发控制器槽（Star Trigger Controller Slot），其特殊的功能将于后面的文章中说明。

PXI规格定义了一个低歪斜(low skew)的10MHz参考时钟。此参考时钟位于背板上，并且分布至每一个外设槽（peripheral slot），其特色是由时钟源（Clock source）开始至每一槽的布线长度都是等长的，因此每一外设槽所接受的clock都是同一相位的，这对多个仪器模块的同步来说是一个很方便的时钟来源 [1] 。
局部总线（Local Bus）
在每一个外设槽上，PXI定义了局部总线以及连接其相邻的左方及右方外设槽，左方或右方局部总线各有13条，这个总线除了可以传送数字信号外，也允许传送模拟信号。比如说3号外设槽上有左方局部总线，可以与2号外设槽上的右方局部总线连接，而3号外设槽上的右方局部总线，则与4号外设槽上的左方总线连接。而外设槽3号上的左方局部总线与右方局部总线在背板上是不互相连接的，除非插在3号外设槽的仪器模块将这两方信号连接起来。
星形触发（Star Trigger）
前面说到外设槽2号的左方局部总线在PXI的定义下，实被作为另一种特殊的信号，叫做星形触发。这13条星形触发线被依序分别连接到另外的13个外设槽（如果背板支持到另外13个外设槽的话），且彼此的走线长度都是等长的。也就是说，若在2号外设槽上同一时间在这13条星形触发在线送出触发信号，那么其它仪器模块都会在同一时间收到触发信号（因为每一条触发信号的延迟时间都相同）。也因为这一项特殊的触发功能只有在外设槽2号上才有，因此定义了外设槽2号叫做星形触发控制器槽（Star Trigger Controller Slot）。
触发总线（Trigger Bus）
触发总线共有8条线，在背板上从系统槽(Slot 1)连接到其余的外设槽，为所有插在PXI背板上的仪器模块提供了一个共享的沟通管道。这个8-bit宽度的总线可以让多个仪器模块之间传送时钟信号、触发信号以及特订的传送协议。

相对于PXI Express，大多数用户更熟悉PXI，尽管两款软件平台兼容，但是存在着接口差异。 PXI 
PXI背板使用PCI接口，为了提供充足的应用带宽，大多数这些模块工作于33MHz和32位宽。这是三种类型的槽： 
系统插槽接受控制器或者控制器的远程接口。 
星形触发槽用作一个普通的外设槽，在PXI开关模块上使用触发并不常见，因为触发模块典型的是基于IVI（软件）的。 
外设插槽接受任何的外设PXI模块。 
模块之间的背板是共享的，并显示为一组总线编号（对应于PXI总线的每个桥段），该总线上的设备通常编号从15以下开始。特定总线中的所有设备共享32位PCI总线段，该标准限制总线数为256。 
PXI Express 
PXI Express（PXIe）机箱使用PCI Express串行接口，连接它的系统槽和外围设备。系统插槽与PXI不兼容，因此需要使用具有足够数量的PCIe连接器的控制器或者PCIe接口来支持外设。串行接口的使用提升了外设的可用带宽，因为原则上它不是共享BW—每个外设获得一个或者多个具有2.5GB/s比特率的串行连接。由于PCIe是点对点的连接系统，每个连接被定义为总线编号和设备0（该插槽上没有其他设备）。与PCI一样，总线限制为256，大模块计数低于PXI。 
使用PXI Express不能快速的系统运行速度，系统速度常见的瓶颈问题与背板速度无关，但是在接收或者传输大量数据的模块上可以看到速度优势。

PCIe第1版规定每通道的基准速率为2.5Gb/s(解码后2.0Gb/s)，随后的升级规范进一步提高了数据传输速率并且增加了通道的数量从而可以提供更高的数据带宽。同时提供了对用户透明的降速机制以应对高速设备与下游低速设备(因规范版本或通道数量不同)相连接的情况。

数据连接速率依赖于机箱、机箱插槽以及模块，通常数据传输速率越高相应的实现成本也越高。除了这些，用户实际上并不需了解PCIe接口上数据管理的过程。

系统为树状结构，一个单一的PCIe连接在此结构下扩展为多个连接，并可以进一步扩展更多下级连接。处于主干的分支(源于根复合体，Root Complex)的连接需要较大的带宽以支持更多下游设备的数据流。

与PCI类似，所有信号流均需出入于根复合体，实际速率同时取决于PCIe接口和控制器处理所有数据和驱动程序的能力。在PXI规范中添加了PCIe而称为PXIe。与PXI和PCI的关系相同，PXIe规范中也包含了测试测量领域所需要的各种扩展特性。

机箱推荐
在PXI和PXIe机箱之间存在互相兼容问题，意味着需要用户对系统进行合理规划以充分利用所有可用的槽位，Pickering公司推荐使用PXI，除非采用PXIe能够带来明显的性能提高。在这种情况下我们强烈建议采用完全的混合机箱，后续章节会有进一步描述。

PXI Multicomputing(PXImc)
PCIe初的设计是基于系统中只存在单一控制器，所有的通讯都在模块与控制器间进行。这种结构是源于控制器需要通过PCIe接口对存储器进行读写，而此接口是在根复合体与终端设备之间同步操作。根复合体是系统的主控，一个系统中不能存在两个根复合体。因此为了在两个PCIe系统之间共享信息，需要采用另外的方式。

现实中确实需要在系统中采用分布式的运算处理，例如基于GPIB/LXI的设备很多都具有自己的控制器来处理测量数据和反馈测试结果。分布式处理可以降低对高速控制器的依赖，而且与单一的中央控制器完成所有任务相比，整合多个运算资源处理多项测试任务可以显著提高系统的整体速度。