fpc软板制造商

PCB的信号完整性与设计

在PCB的设计中,PCB设计人员需要把元器件的布局、布线及每种情况下应采用的何种SI问题解决方法综合起来,才能更好地解决PCB板的信号完整性问题.在某些情况下IC的选择能决定SI问题的数量和严重性.开关时间或边沿速率是指IC状态转换的速率,IC边沿速率越快,出现SI问题的可能性越高,正确地端接器件就很重要.PCB设计中减少信号完整性问题常用的方法是在传输线上增加端接元器件.在端接过程中,要权衡元器件数量、信号开关速度和电路功耗三方面的要求.例如增加端接元器件意味着PCB设计人员可用于布线的空间更少,而且在布局处理的后期增加端接元器件会更加困难,因为为新的元件和布线留出相应的空间.因此在PCB布局初期就应当搞清楚是否需要放置端接元器件.

1.信号完整性设计的一般准则:



PCB的层数如何定义?

包括采用多少层?各个层的内容如何安排合理?如应该有几层信号层、电源层和地层,信号层与地层如何交替排列等.



如何设计多种类的电源分块系统?

如3.3V、2.5V、3V、1.8V、5V、12V等等.电源层的合理分割和共地问题是PCB是否稳定的一个十分重要的因素.

如何配置退耦电容?

利用退耦电容来消除噪声是常用的手段,但如何确定其电容量?电容放置在什么位置?采用什么类型的电容等?



如何消除地弹噪声?



地弹噪声是如何影响和干扰有用信号的?

回路(Return Path)噪声如何消除?很多情况下,回路设计不合理是电路不工作的关键,而回路设计往往是工程师束手无策的工作。


如何合理设计电流的分配?

尤其是电/地层中电流的分配设计十分困难,而总电流在PCB板中的分配如果不均匀,会直接明显地影响PCB板的不稳定工作。

另外还有一些常见的如过冲、欠冲、振铃、传输线时延、阻抗匹配、串扰、毛刺等有关信号畸变的问题,但这些问题和上述问题是不可分割的,它们之间是因果关系.

PCB板的静电释放(ESD)设计

许多产品设计工程师通常在产品进入到生产环节时才着手考虑抗静电释放(ESD)的问题。如果电子设备不能通过抗静电释放测试,通常终的方案都要采用昂贵的元器件,还要在制造过程中采用手工装配,甚至需要重新设计。因此,产品的进度势必受到影响。即使经验丰富的设计工程师,也可能并不知道设计中的哪些部分有利于抗静电释放(ESD)。大多数电子设备在生命期内99%的时间都处于一个充满ESD的环境之中,ESD可能不自人体、家具、甚至设备自身内部。电子设备完全遭受ESD损毁比较少见,然而ESD干扰却很常见,它会导致设备锁死、复位、数据丢失和不可靠。其结果可能是在寒冷干燥的冬季电子设备经常出现故障,但是维修时又显示正常,这样势必影响用户对电子设备及其制造商的信心。

抗ESD的PCB布局与布线设计

尽可能使用多层PCB板结构,在PCB板内层布置的电源和地平面。采用旁路和退耦电容。尽量将每一个信号层都紧靠一个电源层或地线层,对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB,可以考虑使用内层走线。

确保每一个功能电路和各功能电路之间的元器件布局尽可能紧凑,对易受ESD影响的电路或敏感元器件,应该放在靠近PCB板中心的区域,这样其它的电路可以为它们提供一定的屏蔽作用。在能被ESD直接击中的区域,每一个信号线附近都要布一条地线。

在ESD容易进入的设备I/0接口处以及人手经常需要触摸或操作的位置,比如复位键、通讯口、开/关机键、功能按键等。通常在接收端放置瞬态保护器、串联电阻或磁珠。

要确保信号线尽可能短,信号线的长度大于12inch(30cm)时,一定要平行布一条地线。

确保信号线和相应回路之间的环路面积尽可能小,对于长信号每隔几厘米或几英寸调换信号线和地线的位置来减小环路面积。

确保电源和地之间的环路面积尽可能小,在靠近集成电路芯片(IC)每一个电源管脚的地方放置一个高频电容。

在可能的情况下,要用地填充未使用的区域,每隔<2inch(5cm)距离将所有层的填充地连起来。

电源或地平面上开口长度超过8mm时,要用窄的导线将开口两侧连接起来。

复位线、中断信号线、或者边沿触发信号线不能布置在靠近PCB板边沿的地方。

在PCB板的整个外围四周布置环形地通路，尽可能使所有层的环形地宽度大于100mil。每隔500mil用过孔将所有层的环形地连接起来，信号线距离环形地>20mil(0.5mm)。