日本1C31219G01面板

整个系统工作流程可以简单描述如下：系统上电后，DSP由flash实现自举，并运行引导程序，之后转入EDMA等待状态，FPGA初始化后等待外部图像采集命令，收到图像采集命令后开始进行图像采集，并对采集到的图像进行预处理，预处理后的图像经过FIFO缓冲，在存储一定量的数据之后，FPGA通过半满信号向DSP发送EDMA请求，等待DSP响应，DSP一旦收到来自FPGA的EDMA请求，立即建立EDMA通道，从FIFO中读取数据到L2存储器，存满一帧图像后DSP开始图像压缩，等待一幅图像压缩完成之后，DSP会向FPGA发送中断信号，FPGA在收到中断信号后开始从 FIFO中读取压缩后的图像数据。一帧数据读完后，判断编码信号是否有效，如果有效则按同样的规则对下一帧图像进行压缩，如果无效则通知DSP结束。

该地址空间定义为支持PCI总线硬件配置（请参阅PCI总线规范以获取有关配置地址空间）。PCI总线目标需要实现基址配置地址空间中的寄存器，用于访问内部寄存器或函数。这个BIOS使用基址寄存器来确定设备需要多少空间然后设备将驻留在该空间中的位置。此功能允许PCI设备位于内存或输入/输出地址中空间VMIVME-7698 BIOS根据将IRQx线路映射到适当的设备标准ISA架构。该初始化操作无法更改；但是，自定义应用程序可以重新路由BIOS完成初始配置周期后中断配置。

在用户程序执行阶段，PLC总是按由 上而下的顺序依次地扫描用户程序(梯形图)。在扫描每一条梯形图时， 又总是先扫描梯形图左边的由各触点构成的控制线路,并按先左后右、先上后下的顺序对由触点构成的控制线路进行逻辑运算,然后根据逻辑运算的结果，刷新该逻辑线圈在系统RAM存储区中对应位的状态;或者刷新该输出线圈在I/O映象区中对应位的状态;或者确定是否要执行该梯形图所规定的特殊功能指令。即，在用户程序执行过程中，只有输入点在I/O映象区内的状态和数据不会发生变化，而其他输出点和软设备在I/O映象区或系统RA存储区内的状态和数据都有可能发生变化，而且排在上面的梯形图，其程序执行结果会对排在下面的凡是用到这些线圈或数据的梯形图起作用;相反,排在下面的梯形图，其被刷新的逻辑线圈的状态或数据只能到下一个扫描周期才能对排在其上面的程序起作用。