透光胶

TSV 互连具有缩短路径和更薄的封装尺⼨等优点，被认为是三维集成的核
术。 TSV 结构如下图所示，在硅板上面有加⼯完成的通孔;在通孔内由内到外
依次为电镀铜柱、绝缘层和阻挡层。绝缘层的作用是将硅板和填充的导电 材料
之间进⾏隔离绝缘，材料通常选用⼆氧化硅。由于铜原⼦在 TSV 制 造⼯艺流
程中可能会穿透⼆氧化硅绝缘层，导致封装器件产品性能的下降 甚⾄失效，⼀
般用化学稳定性较⾼的⾦属材料在电镀铜和绝缘层之间加⼯ 阻挡层。后是用
于信号导通的电镀铜。
前30 min顶部沉积速率的异常下降是由于预处理后时间过
长造成的。在电化学反应之前铜离⼦和添加剂分⼦的充分扩
散导致在初始阶段相对较快的沉积。随着反应的进⾏，电解
液中的铜离⼦从阴极接受电⼦并不断转化为铜。随着纵横比
的增加，铜离⼦向底部的扩散速率降低。铜离⼦的传质限制
降低了沉积到底部的速率。同时，铜离⼦在顶部的积累提⾼
了沉积速率。逐渐地，顶部的电沉积速率超过底部的电沉积
速率，终导致接缝缺陷。
在电沉积⼯艺之前，对 TSV 芯片进⾏预处理以排除通孔中的
空⽓并润湿种⼦层。，将 TSV 芯片放⼊吸瓶中并浸⼊去
离⼦⽔中。然后，使用⽔循环泵将抽吸瓶抽空⾄负⽓氛。在
负压下，通孔中的空⽓被推⼊样品片表面。此外，应用间歇
性超声振动去除表面⽓泡，直⾄⽆⽓泡出现，表明预处理完
成。因此，TSV芯片迅速移动到电镀槽中并保持静⽌⾜够长
的时间以确保电镀溶液在通孔内充分扩散。
电沉积程序
预处理后，在不同的电流密度（4 mA/cm 2、5 mA/cm 2、7
mA/cm 2、10 mA/cm 2和15 mA/cm 2 ）下进⾏电化学沉积
（ECD）⼯艺) 在的时间段内。低电流密度条件（4 mA/cm 2）
和中等电流密度条件（7 mA/cm 2 ）的电沉积间隔分别为30
min和10 min。
深硅刻蚀设备
通常情况下，制造硅通孔(经常穿透多层⾦属和绝缘材料)采用深反 应离⼦刻蚀
技术(DRIE)，常用的深硅刻蚀技术又称为“Bosch(博⽒)” ⼯艺，有初发明该项
技术的公司命名。 如下图所示，⼀个标准Bosch⼯艺循环包括选择性刻蚀和钝
化两个步 骤，其中选择性刻蚀过程采用的是SF6和O2两种⽓体，钝化过程采用
的是 C4F8⽓体。在Bosch⼯艺过程中，利用SF6等离⼦体刻蚀硅衬底，接
着利用C4F8等离⼦体作为钝化物沉积在硅衬底上，在这些⽓体中加⼊O2 等离
⼦体，能够有效控制刻蚀速率与选择性。因此，在Bosch刻蚀过程中 很自然地
形成了⻉壳状的刻蚀侧壁。
玻璃通孔⾼密度布线
线路转移(CTT)和光敏介质嵌⼊法，是比较常用的⽅式。 CTT主要 包括两个过
程。⼀是精细RDL线预制，每⼀RDL层可以在可移动载体上单 制造⼀层薄导
电层，并在转移到基板上之前测试或检查细线成品率。精 细线路的形成采用细
线光刻和电解镀铜的⽅法，并且以薄铜箔作为镀层的 种⼦层